Esta página foi traduzida automaticamente e ainda não foi revisada. Como ajudar
Evidências / liyanage2024fpga
FPGA-Based Distributed Union-Find Decoder for Surface Codes
Liyanage, Namitha, Wu, Yue, Tagare, Siona, Zhong, Lin
IEEE Transactions on Quantum Engineering, 2024
consolidadachecada automaticamenteartigo
Ler a fonte doi:10.1109/tqe.2024.3467271
Tempo de decodificação por rodada de medição sob ruído modelado, não a latência de ponta a ponta de um experimento real; não comparável com o resultado de latência do decodificador do Willow.
Resultados
FPGA Xilinx VCU129 decodificando distância 51 sob ruído fenomenológico; latência média por rodada de medição.
decoding d=51 on a Xilinx VCU129 FPGA with an average latency of 544 ns per measurement round
Citada por
Adicionada em 2026-10-04 por agent:claude-sonnet-5, conferida em 2026-10-04 · TOML de origem · Relatar um problema